PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11345897 A

(43) Date of publication of application: 14.12.99

(51) Int. CI

H01L 23/12

(21) Application number: 10152833

(22) Date of filing: 02.06.98

(71) Applicant:

FUJITSU LTD

(72) Inventor:

OKADA AKIRA KUBOTA YOSHIHIRO

ABE MITSUO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To prevent bleeding of a die attaching material from reaching bonding leads for grounding.

SOLUTION: This device is provided with a substrate 12, a semiconductor element which is attached to the substrate 12 through dice attaching material, thermal vias 30 and 30a, bonding leads 24 and 24a for a signal and for grounding, a wire which extends between the semiconductor element and the bonding leads 24 and 24a, a loop plating bonding part 32, which is provided in a loop shape on the substrate 12 between the semiconductor element and the bonding leads 24a and which is bonded with the bonding leads 24 and 24a for the ground and a plating leading wire 34, which bonds at least one of the thermal vias 30a with the plating bonding part 32, and the plating leading wire 34 is bonded with only the thermal via 30a located at the corner of the semiconductor element.

COPYRIGHT: (C)1999,JPO



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平11-345897

(43)公開日 平成11年(1999)12月14日

(51) Int.Cl.4

H01L 23/12

識別記号

H01L 23/12

FΙ

E

審査請求	未請求	請求項の数10	OT.	(会 12 間)


(21)出廣番号	特膜平 10-152833	(71)出顧人	000005223	
(22)出旗日	平成10年(1998) 6月2日		富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番 1号	
		(72)発明者	岡田 晃 神奈川県川崎市中原区上小田中4丁目1番 1号 富士選株式会社内	
		(72)発明者		
		(72)発明者	阿部 光夫 神奈川県川崎市中原区上小田中4丁目1書 1号 富士選株式会社内	
		(74)代理人	护理士 石田 敬 (外3名)	

(54) 【発明の名称】 半導体装置

(57)【要約】

【課題】 半導体装置に関し、グランド用のポンディングリードにダイス付け材のブリーディングが達しないようにすることを目的とする。

【解決手段】 基板12と、基板12にダイス付け材により取付けられた半導体素子と、サーマルビア30、30 aと、信号用及びグランド用のボンディングリード24、24aと、半導体素子とボンディングリードとの間に延びるワイヤと、半導体素子とボンディングリードとの間で基板に環状に設けられ且つグランド用のボンディングリードに接続された環状のメッキ接続部32と、サーマルビアの少なくとも一つ30aと環状のメッキ接続部32とを接続するメッキ引き出し線34とを備え、メッキ引き出し線34が半導体素子のコーナー部に位置するサーマルビア30aにのみ接続されている構成とする。



【特許請求の範囲】

【請求項1】 基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の下方の該基板の部分に設けられたサーマルビアと、該半導体素子の外側で該基板に設けられた信号用及びグランド用のポンディングリードと、該半導体素子と該ポンディングリードとの間に延びるワイヤと、該半導体素子と該ポンディングリードとの間で該基板に環状に設けられ且つグランド用のポンディングリードに接続された環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

該メッキ引き出し線が半導体素子のコーナー部に位置するサーマルビアにのみ接続されていることを特徴とする 半導体装置。

【請求項2】 基板と、該基板にダイス付け材により取付けられた半導体索子と、該半導体素子の下方の該基板の部分に設けられたサーマルピアと、該半導体素子の外側で該基板に設けられた信号用及びグランド用のボンディングリードと、該半導体素子と該ボンディングリードとの間に延びるワイヤと、該半導体素子と該ボンディングリードとの間で該基板に環状に設けられ且つグランド用のボンディングリードに接続された環状のメッキ接続部と、該サーマルピアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

該グランド用のポンディングリードと該半導体素子から はみ出した該ダイス付け材との間の距離を1.5mm以 上離すことを特徴とする半導体装置。

【請求項3】 基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の下方の該基板の部分に設けられたサーマルビアと、該半導体素子の外側で該基板に設けられた信号用及びグランド用のボンディングリードと、該半導体素子と該ボンディングリードとの間に延びるワイヤと、該半導体素子と該ボンディングリードとの間で該基板に環状に設けられ且つグランド用のボンディングリードに接続された環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

該メッキ引き出し線の少なくとも一部の幅を50μm以 下にすることを特徴とする半導体装置。

【請求項4】 基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の下方の該基板の部分に設けられたサーマルピアと、該半導体素子の外側で該基板に設けられた信号用及びグランド用のポンディングリードと、該半導体素子と該ポンディングリードとの間に延びるワイヤと、該半導体素子と該ポンディングリードとの間で該基板に環状に設けられ且つグランド用のポンディングリードに接続された環状のメッキ接続

部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

該環状のメッキ接続部のコーナー部又は該環状のメッキ 05 接続部の外側の空きスペースに追加のサーマルビアが設けられ、該追加のサーマルビアがメッキ引き出し線により該環状のメッキ接続部に接続されることを特徴とする 半導体装置。

【請求項5】 基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の下方の該基板の部分に設けられたサーマルビアと、該半導体素子の外側で該基板に設けられた信号用及びグランド用のポンディングリードと、該半導体素子と該ポンディングリードとの間に延びるワイヤと、該半導体素子と該ポンディングリードとの間で該基板に環状に設けられ且つグランド用のポンディングリードに接続された環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

20 該半導体素子のまわりの該基板にソルダーレジストが環 状に塗布されていることを特徴とする半導体装置。

【請求項6】 基板と、該基板にダイス付け材により取付けられた半導体案子と、該半導体案子の下方の該基板の部分に設けられたサーマルビアと、該半導体案子の外25 側で該基板に設けられた信号用及びグランド用のポンディングリードと、該半導体素子と該ポンディングリードとの間に延びるワイヤと、該半導体素子と該ポンディングリードとの間で該基板に環状に設けられ且つグランド用のポンディングリードに接続された環状のメッキ接続30 部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

該半導体素子が配置される該基板の部分に該サーマルビアの部分を除いてソルダーレジストが塗布されているこ 35 とを特徴とする半導体装置。

【請求項7】 基板と、該基板にダイス付け材により取付けられた半導体素子と、該半導体素子の下方の該基板の部分に設けられたサーマルビアと、該半導体素子の外側で該基板に設けられた信号用及びグランド用のポンディングリードとの間に延びるワイヤと、該半導体素子と該ポンディングリードとの間で該基板に環状に設けられ且つグランド用のポンディングリードに接続された環状のメッキ接続部と、該サーマルビアの少なくとも一つと該環状のメッキ接続部とを接続するメッキ引き出し線とを備えた半導体装置において、

該グランド用のポンディングリード、該環状のメッキ接続部、及び該メッキ引き出し線の少なくとも一部をブラスト処理し、表面を荒らすことでブリーディングの進行50 速度を遅らせることを特徴とする半導体装置。

【請求項8】 基板と、該基板にダイス付け材により取 付けられた半導体素子と、該半導体素子の下方の該基板 の部分に設けられたサーマルピアと、該半導体素子の外 側で該基板に設けられた信号用及びグランド用のポンデ ィングリードと、該半導体素子と該ポンディングリード との間に延びるワイヤと、該半導体素子と該ポンディン グリードとの間で該基板に環状に設けられ且つグランド 用のポンディングリードに接続された環状のメッキ接続 部と、該サーマルピアの少なくとも一つと該環状のメッ キ接続部とを接続するメッキ引き出し線とを備えた半導 体装置において、

該グランド用のポンディングリードの表面を金メッキ し、該グランド用のポンディングリードに接続された他 の部分の表面を金メッキよりも酸化しやすいメッキをす ることを特徴とする半導体装置。

【請求項9】 基板と、該基板にダイス付け材により取 付けられた半導体索子と、該半導体索子の下方の該基板 の部分に設けられたサーマルピアと、該半導体素子の外 側で該基板に設けられた信号用及びグランド用のポンデ ィングリードと、該半導体素子と該ボンディングリード との間に延びるワイヤと、該半導体素子と該ポンディン グリードとの間で該基板に環状に設けられ且つグランド 用のポンディングリードに接続された環状のメッキ接続 部と、該サーマルピアの少なくとも一つと該環状のメッ ・キ接続部とを接続するメッキ引き出し線とを備えた半導 体装置において、

該金メッキよりも酸化しやすいメッキが銅メッキの場合 に、銅の表面に黒化処理を行うことを特徴とする請求項 8に記載の半導体装置。

【請求項10】 該基板は有機基板であることを特徴と する請求項1から9のいずれか1項に記載の半導体装 置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体素子をダイス 付け材により基板に取付け、グランド用のポンディング リードをサーマルピアに接続した半導体装置に関する。 [0002]

【従来の技術】近年の半導体バッケージは低コスト化、 小型化等の市場の要求に答える形で有機基板を用いたB GAパッケージが主流になりつつあり、特に、低コスト のわりに電気特性、熱特性が優れる、四層程度の有機基 板を用いたBGAパッケージの開発が進んでいる。

【0003】この半導体パッケージは有機基板の層数が 少なくことから、配線の自由度が少なく、多ピンになる ほど、信号用及びグランド用のポンディングリードの配 線の引回しが難しくなる。その対策の一つとして、同電 位のグランド用のポンディングリードのメッキ用配線を サーマルピアから引き出し、配線密度を下げるようにし ている。

【0004】図19は従来の半導体装置を示す図であ る。図19において、半導体装置は、基板にダイス付け 材により取付けられた半導体素子と、半導体素子の下方 の基板の部分に設けられたサーマルビア30と、ポンデ 05 イングリード24と、半導体素子16とポンディングリ ード24aとの間で基板に環状に設けられ且つグランド 用のポンディングリード24aに接続された環状のメッ キ接続部32と、幾つかのサーマルピア30aと環状の メッキ接続部32とを接続するメッキ引き出し線34と 10 を備えている。図19は半導体素子が取付けられていな い状態を示し、半導体素子を取り付けるべき基板12の ダイステージ16 a が示されている。

【0005】グランド用のポンディングリード24a は、環状のメッキ接続部32及びメッキ引き出し線34 15 によりサーマルピア30 aに接続される。従って、グラ ンド用のポンディングリード24aは、サーマルピア3 0 aから電流を流すことによってメッキによって形成さ れることができる。信号用のボンディングリード24は 内部の導体層を介して電流を流すことができる。ポンデ 20 イングリード24はこうして無電界メッキ、ニッケルメ ッキ、及び金メッキを行うことにより形成される。

[0006]

【発明が解決しようとする課題】しかし、半導体素子1 6をダイス付け材により基板12に取付ける際、ダイス 25 付け材の一部14aが半導体素子16からはみ出してし まう問題がある。ダイス付け材の一部が基板からはみ出 しても問題にならないが、ダイス付け材の一部が流れて ブリーディングを生じると問題になることがある。例え ば、ダイス付け材のうちの流動しやすい油脂成分等が、 30 メッキ引き出し線34及び/又は環状のメッキ接続部3 2を通ってグランド用のポンディングリード24、24 aに達すると、油脂成分等がポンディングリード24a の表面を覆ってしまい、半導体索子とグランド用のポン ディングリード24aとの間でワイヤポンディングを行 35 う際にワイヤの剥離や強度劣化等の不具合が発生してし

【0007】本発明の目的は、グランド用のポンディン グリードにダイス付け材のブリーディングが違しないよ うにした半導体装置を提供することである。

[0008]

【課題を解決するための手段】本発明の半導体装置は、 基板と、該基板にダイス付け材により取付けられた半導 体素子と、該半導体素子の下方の該基板の部分に設けら れたサーマルビアと、該半導体素子の外側で該基板に設 45 けられた信号用及びグランド用のポンディングリード と、該半導体素子と該ポンディングリードとの間に延び るワイヤと、該半導体素子と該ポンディングリードとの 間で該基板に環状に設けられ且つグランド用のポンディ ングリードに接続された環状のメッキ接続部と、該サー 50 マルピアの少なくとも一つと該環状のメッキ接続部とを

接続するメッキ引き出し線とを備えた基本的な構成を備 えている。

【0009】本発明は、このような基本的な構成において、下記の特徴の少なくとも一つを含む。

- (a) メッキ引き出し線が半導体素子のコーナー部に位置するサーマルピアにのみ接続されている。
- (b) グランド用のポンディングリードと該半導体素子からはみ出した該ダイス付け材との間の距離を1.5mm以上離す。

【0010】(c) メッキ引き出し線の少なくとも一部 の幅を 50μ m以下にする。

- (d) 該環状のメッキ接続部のコーナー部又は該環状のメッキ接続部の外側の空きスペースに追加のサーマルビアが設けられ、該追加のサーマルビアがメッキ引き出し線により該環状のメッキ接続部に接続される。
- (e)半導体案子のまわりの該基板にソルダーレジスト が環状に塗布されている。

【0011】(f) 半導体索子が配置される該基板の部分に該サーマルピアの部分を除いてソルダーレジストが塗布されている。

(g) グランド用のポンディングリード、該環状のメッキ接続部、及び該メッキ引き出し線の少なくとも一部をブラスト処理し、表面を荒らすことでブリーディングの進行速度を遅らせる。

【0012】(h) グランド用のポンディングリードの表面を金メッキし、該グランド用のポンディングリードに接続された他の部分の表面を金メッキよりも酸化しやすいメッキをする。

上記構成において、基板は有機基板であるのが好ましい。また、上記特徴は互いに組み合わせて構成されることができる。例えば、(a)と(g)、(a)と

- (h), (b) \((g), (b) \(\c) (h), (c) \(\c)
- (g)、(c)と(h)、(d)と(g)、(d)と
- (h) との組み合わせ等が可能である。

[0013]

【発明の実施の形態】図1は本発明の第1実施例による 半導体装置を示す平面図である。図2は図1の半導体装置を含む半導体バッケージを示す略平面図、図3は図2 の半導体バッケージの部分拡大図、図4は図2の半導体 パッケージの断面図である。図1は図3と同様な図で、 図3の詳細な図である。

【0014】図1から図4において、半導体パッケージ10は、基板12と、基板12にダイス付け材14により取付けられた半導体素子16とを有する。ダイス付け材14は例えば接着剤中に銀粉を混合してなる銀ベーストである。図1は半導体素子16が取付けられていない状態を示し、半導体素子16を取り付けるべき基板12のダイステージ16 aが示されている。

【0015】基板12は、図4に示されるように複数の 有機基板12a、12bを積層した構成のものであり、 導体層18a、18b、18c、18dが有機基板12a、12bに設けられている。有機基板12a、12bの層数や導体層18a、18b、18cの層数は説明のために簡略化して示されており、本発明は図示のものに05限定されるものではない。導体層18a、18b、18cは所定のバターンに従って形成され、最下部の導体層18dはグランドに接続されるものとしてベタに形成されている。はんだボール20が最上部の導体層18cに取付けられ、ソルダーレジスト22が隣接するはんだボ10ール20の間の電気的な分離を確実にするために塗布されている。・

【0016】信号用のポンディングリード24及びグランド用のポンディングリード24aが半導体素子16の外側で基板12に設けられる。信号用のポンディングリ15 ード24は導体層18aに接続され、グランド用のポンディングリード24aは後で説明する環状のメッキ接続部に接続される。ワイヤ26が半導体素子16の電極パッドとポンディングリード24、24aとの間に延びている。図4に示されるように、封止樹脂28が半導体素20子16、ワイヤ26及びポンディングリード24、24aを覆って形成されている。図3及び図1は図2の封止樹脂28で覆われた部分を示している。

【0017】さらに、サーマルピア30が半導体素子1 6の下方の基板12の部分に設けられている。サーマル 25 ピア30は基板12の穴壁に付着した導体を含み、最下 部の導体層18dに接続されている。サーマルビア30 は半導体素子16の発生する熱を逃がすためのものであ る。図1に示されるように、環状のメッキ接続部32 が、半導体素子16とポンディングリード24、24a 30 との間で基板12に環状に設けられる。環状のメッキ接 続部32はグランド用のポンディングリード24aに接 続されている。メッキ引き出し線34が幾つかのサーマ ルピア30aと環状のメッキ接続部32とを接続してい る。グランド用のポンディングリード24aは、環状の 35 接続部32及びメッキ引き出し線34によりサーマルビ ア30aに接続される。従って、グランド用のポンディ ングリード24 aは、導体層18 d及びサーマルピア3 0 aから電流を流すことによってメッキによって形成さ れることができる。信号用のポンディングリード24は 40 内部の導体層18aを介して電流を流すことができる。 ボンディングリード24、24aはこうして銅箔の上に 無電界メッキ、ニッケルメッキ、及び金メッキを行うこ とにより形成される。

【0018】しかし、図19を参照して説明したよう 45 に、半導体素子16をダイス付け材により基板12に取 付ける際、ダイス付け材14の一部14aが半導体素子 16からはみ出し、ダイス付け材14の一部が流れてブ リーディングを生じる問題がある。そして、ダイス付け 材14のうちの流動しやすい油脂成分等が、メッキ引き 50 出し線34及び/又は環状のメッキ接続部32を通って グランド用のポンディングリード24、24aに達すると、油脂成分等がグランド用のポンディングリード24 aの表面を覆ってしまい、半導体素子16とグランド用のポンディングリード24aとの間でワイヤポンディングを行う際にワイヤ26の剥離や強度劣化等の不具合が発生してしまう。

【0019】そこで、図1に示す半導体パッケージ10では、メッキ引き出し線34が半導体素子16のコーナー部に位置するサーマルピア30aからグランド用のポンディングリード24aまでのメッキ部分の長さが長くなり、ダイス付け材14のブリーディングがグランド用のポンディングリード24aへ達するのを防止することができる。これに対して、図19においては、メッキ引き出し線34が矩形状のメッキ接続部32の辺上にあり、サーマルピア30aとグランド用のポンディングリード24aとの距離がかなり近かった。

【0020】ダイス付け材14のブリーディングはメッキ面のように液体がしみ込みにくい表面上で進行しやすい。有機基板12の表面では液体がしみ込みやすいので、ダイス付け材14のブリーディングは有機基板12の表面ではほとんど進行しない。そのために、メッキ引き出し線34及び環状のメッキ接続部32に接続されていない信号用のボンディングリード24においては、ダイス付け材14のブリーディングは生じない。

【0021】図5は本発明の第2実施例を示す図である。この実施例では、ダイス付け材14のブリーディングがグランド用のポンディングリード24aへ達するのを防止するために、グランド用のポンディングリード24aと半導体素子16からはみ出したダイス付け材14aとの間の距離Dを1.5mm以上離すようにした。図5のように、メッキ引き出し線34が矩形状のメッキ接続部32の各辺へ向かって垂直に延び、従ってグランド用のポンディングリード24aと同のポンディングリード24aと半導体素子16からはみ出したダイス付け材14aとの間の距離Dと、ブリード距離との関係は重要である。

【0022】図20はメッキ引き出し線34の線幅とダイス付け材14のブリーディング(ブリード)の長さとの関係を実験により調べた結果を示す図である。実験においては、ダイス付け材14として比較的にブリーディングの発生しやすいAgペースト(エイブルステック社の84-1LMI)を使用した。メッキ引き出し線 34のメッキ線幅が大きいほど、ブリーディング(ブリード)の長さは長くなる。メッキ線幅が標準的な 150μ mとすれば、150 ∞ / 1 Hで加熱硬化した場合、ブリーディングの長さは1.3 mmであった。つまり、グランド用のボンディングリード24 aと半導体素子16からはみ出したダイス付け材14 aとの間の距離1.3 mm以上であれば、ダイス付け材140ブリーディン

グがグランド用のポンディングリード24aへ達するこ とはない。マージンを見て、グランド用のポンディング リード24aと半導体素子16からはみ出したダイス付 け材14aとの間の距離Dを1.5mm以上とすれば、 05 ブリーディングによる不具合の発生はないと言える。な お、半導体素子16からはみ出したダイス付け材14a の位置は、最大値として統計的にほぼ一定している。 【0023】図6は本発明の第3実施例を示す図であ る。この実施例では、ダイス付け材14のブリーディン 10 グがグランド用のポンディングリード 2 4 aへ達するの を防止するために、メッキ引き出し線34の幅Lを50 μm以下にするものである。これも同様に図20の実験 結果によるものである。メッキ線幅が50μmのときの ブリーディング長さは0.3mmであった。そこで、メ 15 ッキ線幅を50 μm以下にすれば、上記した距離Dが 0.5mmであっても、問題ないと言える。距離Dが 0.5 mmはかなり密度をつめた場合の値である。 【0024】図7は図6の変形例を示す図である。この 実施例では、メッキ引き出し線34の一部の幅Lを50 20 μm以下にするものである。この場合にも、ダイス付け 材14のブリーディングがグランド用のポンディングリ ード24aへ達するのを防止することができる。図8は 本発明の第4実施例を示す図である。この実施例では、 ダイス付け材14のブリーディングがグランド用のポン 25 ディングリード 2 4 a へ達するのを防止するために、環 状のメッキ接続部32のコーナー部又は環状のメッキ接 続部32の外側の空きスペースに追加のサーマルビア3 0 bが設けられ、追加のサーマルピア30 bがメッキ引 き出し線34により環状のメッキ接続部32に接続され 30 る。追加のサーマルピア30bが導体層18d (図4) に接続されることは言うまでもない。こうすれば、メッ キ引き出し線34はダイス付け材14のはみ出し部分か ら遠く離れた位置にあるので、ダイス付け材14のブリ ーディングが生じても、グランド用のポンディングリー 35 ド24 a はダイス付け材14のブリーディングと接触し ない。なお、追加のサーマルピア30bはその他のサー マルピア30とは規則性の外れた位置にある。 【0025】図9は本発明の第5実施例を示す図であ る。この実施例では、ダイス付け材14のブリーディン を防止するために、半導体索子16のまわりの基板12 にソルダーレジスト36が環状に塗布されている。ソル

【0025】図9は本発明の第5実施例を示す図である。この実施例では、ダイス付け材14のブリーディングがグランド用のボンディングリード24aへ達するのを防止するために、半導体素子16のまわりの基板12にソルダーレジスト36が環状に塗布されている。ソルダーレジスト36は実質的に矩形状のメッキ接続部32の上に塗布される。ソルダーレジスト36はダイス付け材14の油脂成分等の流れを阻止し、ブリーディングをが生じにくくする。ソルダーレジスト36はダム状に上方に突出し、ダイス付け材14がソルダーレジスト36の外側へ流れ出すのを防止する。従って、ダイス付け材14のブリーディングがグランド用のボンディングリー50ド24aへ達することがない。

【0026】図10は本発明の第6実施例を示す図である。この実施例では、ダイス付け材14のブリーディングがグランド用のポンディングリード24aへ達するのを防止するために、半導体素子16が配置される基板12の部分(ダイステージの部分)にサーマルピア30、30aの部分を除いてソルダーレジスト36が塗布されている。ソルダーレジスト36はダイス付け材14の油脂成分等の流れを阻止し、ブリーディングをが生じにくくする。

【0027】図11は本発明の第7実施例を示す図である。この実施例では、ダイス付け材14のブリーディングがグランド用のポンディングリード24aへ達するのを防止するために、グランド用のポンディングリード24a、環状のメッキ接続部32、及びメッキ引き出し線34の少なくとも一部をブラスト処理(砥粒研磨)し、表面を荒らすことでブリーディングの進行速度を遅らせるようにした。一般的な対象表面の表面粗度が細かいほどブリーディング距離が長くなる傾向がある。この実施例では、Auメッキ全面をブラスト処理(砥粒研磨)し、表面を荒くした。

【0028】図21は、メッキ部品を高温状態で放置し、酸化しやすい条件の下でブリード長さを調べた実験結果を示す図である。図21は、高温 (150℃)での放置時間が長くなれば、メッキ部品の表面は酸化が進み、酸化が進むにつれてブリード長さが短くなることを示している。つまり、メッキ部品の表面が酸化しやすいほど、ブリード長さが短くなる。

【0029】図22はメッキ部品の表面処理とブリード長さとの関係を調べた実験結果を示す図である。メッキ品の表面が、金メッキ、ニッケルメッキ、銅メッキの順にブリード長さが短くなる。ブラスト処理を行ったり、黒化処理を行ったりすれば、ブリード長さがさらに短になる。グランド用のポンディングリード24a、環状のメッキ接続部32、及びメッキ引き出し線34は、無電界メッキ、ニッケルメッキ、及び金メッキを行うことにより形成される。従って、これらのメッキ部品の表面が金の層である。図22を参照すると、これらのメッキ部品の表面が金の層のままであるよりも金の層にブラスト処理を行う方がブリード距離を短くすることができることが分かる。

【0030】図12は本発明の第7実施例を示す図である。この実施例では、ダイス付け材14のブリーディングがグランド用のポンディングリード24aへ達するのを防止するために、グランド用のポンディングリード24aの表面を金メッキし、グランド用のポンディングリード24aに接続された他の部分(環状のメッキ接続部32、及びメッキ引き出し線34)の表面を金メッキよりも酸化しやすいメッキをする。

【0031】図12においては、グランド用のボンディングリード24aの表面を金メッキし、環状のメッキ接

続部32及びメッキ引き出し線34の表面はニッケルメッキとされている。図13は図12の変形例を示している。この例では、グランド用のボンディングリード24aの表面を金メッキし、環状のメッキ接続部32及びメ05ッキ引き出し線34の表面は銅メッキとされている。

【0032】図12及び図13に示されるように、グランド用のポンディングリード24aの表面を金メッキとすることによりポンディングに必要な性質を備え、環状のメッキ接続部32及びメッキ引き出し線34の表面を10 金メッキよりも酸化しやすいメッキとすることにより、図21及び図22から分かるように、ブリード距離を短くすることができる。

【0033】図14は図13の変形例を示す図である。この例では、グランド用のポンディングリード24aの15 表面を金メッキし、環状のメッキ接続部32及びメッキ引き出し線34の表面は銅とされているとともに、銅メッキの部分は黒化処理をされている。黒化処理とは銅アルマイト処理のことであり、銅の表面にポーラスな酸化膜層を形成するため、アンカー効果により密着力を増加することができる。このため、さらに、ブリード距離を短くすることができる。

【0034】図15は図11の変形例を示す図である。この実施例では、メッキ引き出し部34のみブラスト処理し、表面を荒らすことでブリーディングの進行速度を25 遅らせる。図16は図12の変形例を示す図である。この実施例では、グランド用のポンディングリード24a及び環状のメッキ接続部32の表面を金メッキし、メッキ引き出し部3のみニッケルメッキにした。これによって、メッキ引き出し部3でのブリーディングの進行速度30 を遅らせる。

【0035】図17は図13の変形例を示す図である。この実施例では、グランド用のポンディングリード24 a及び環状のメッキ接続部32の表面を金メッキし、メッキ引き出し部3のみ銅メッキにした。これによって、35 メッキ引き出し部3でのブリーディングの進行速度を遅らせる。図18は図17の変形例を示す図である。この実施例では、グランド用のボンディングリード24a及び環状のメッキ接続部32の表面を金メッキし、メッキ引き出し部3のみ銅メッキにし、さらに銅メッキの部分40に黒化処理を行った。これによって、メッキ引き出し部3でのブリーディングの進行速度を遅らせる。

[0036]

【発明の効果】以上説明したように、本発明によれば、 グランド用のポンディングリードにダイス付け材のブリ 45 ーディングが達しないようにした半導体装置を得ること ができる。

【図面の簡単な説明】

【図1】本発明の第1実施例による半導体装置を示す平 面図である。

50 【図2】図1の半導体装置を含む半導体バッケージを示

す略平面図である。

- 【図3】図2の半導体バッケージの部分拡大図である。
- 【図4】図2の半導体バッケージの断面図である。
- 【図5】本発明の第2実施例による半導体装置を示す平面図である。
- 【図6】本発明の第3実施例による半導体装置を示す平面図である。
- 【図7】図6の変形例を示す図である。
- 【図8】本発明の第4実施例による半導体装置を示す平面図である。
- 【図9】本発明の第5実施例による半導体装置を示す平面図である。
- 【図10】本発明の第6実施例による半導体装置を示す 平面図である。
- 【図11】本発明の第7実施例による半導体装置を示す 平面図である。
- 【図12】本発明の第8実施例による半導体装置を示す 平面図である。
- 【図13】図12のニッケルに対して銅メッキとした変形例を示す図である。
- 【図14】図13の銅メッキに対して黒化処理を行った 変形例を示す図である。
- 【図15】図11のブラスト処理の変形例を示す図である。

【図1】


【図16】図12の変形例を示す図である。


【図17】図13の変形例を示す図である。

- 【図18】図17の変形例を示す図である。
- 【図19】従来技術を説明する図である。
- 【図20】メッキ引き出し線の線幅とダイス付け材のブ
- 05 リーディングの長さとの関係を示す図である。
 - 【図21】酸化しやすい条件の下でブリード長さを調べ た結果を示す図である。
 - 【図22】メッキ部品の表面処理とブリード長さとの関係を示す図である。
- 10 【符号の説明】
 - 10…半導体パッケージ
 - 12…基板
 - 14…ダイス付け材
 - 16…半導体素子
- 15 18a、18b、18c、18d…導体層
 - 20…はんだポール
 - 2.4…信号用のポンディングリード
 - 24 a…グランド用のポンディングリード
 - 26…ワイヤ
- 20 28…封止樹脂
 - 30、30a…サーマルピア
 - 32…メッキ接続部
 - 34…メッキ引き出し線
 - 36…ソルダーレジスト

25


【図2】






【図3】

【図4】



【図5】


【図6】




【図21】

【図7】 【図20】 图 21 1.2 図 7 ፟ 20 ブリード長さ (mm) 1.0 0.8 0.6 ブリード長さ (皿) 1.0 0.4 0.8 0.2 0.6 0 24 48 0.4 時間(H) 0.2 O 50 100 150 線幅(μm)


【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】



【図18】



【図19】



[図22]

